先进封装工艺开发与预研：负责TSV、RDL、微凸块、临时键合/解键合、热压键合、混合键合等关键工艺模块的路线设计、Recipe开发与DOE验证，并参与新设备、新材料的评估与导入。

封装结构设计与多物理场仿真：根据产品需求完成2.5D/3D封装方案选型，规划Interposer、RDL、TSV、μBump等关键结构及设计规则，开展热-力学、翘曲及SI/PI仿真并制定设计准则。

全流程工艺整合与新产品导入：统筹RDL、Bump、键合、减薄等多站点工艺串联开发，推进3D IC新产品Tape Out导入与Pilot Run试产，解决跨模块集成问题，支撑研发向量产过渡。

良率分析与系统性改善：稳定Inline制程与WAT电性参数，运用SPC、DOE、8D等工具定位跨站点复合失效问题，推动各工艺模块联合改善，保障良率爬坡与量产稳定性。

可靠性验证、失效分析与风险评估：依据JEDEC等标准主导或参与HTS、TC、HAST等可靠性测试，建立寿命模型；运用X-ray、CSAM等手段开展失效分析，针对热应力、翘曲等机理制定可靠性策略并转化为设计/工艺约束。

跨职能协同与项目管理：与封装设计、仿真、前端芯片设计、工艺整合、测试、品质等团队协同推进方案落地；对接客户、供应商及研究机构，撰写技术文档，参与专利挖掘与申请，并跟踪先进封装技术路线。